[発行当時の図書目録より]
64180は、Z-80を、CP/Mがより効率的に走ることも含め機能強化したシステム集積型の8ビットマイクロプロセッサです。
目次
第Ⅰ編 CPU
1.64180の概要
1.1 システムオンチップ技術の流れ
1.2 64180の特長と内蔵機能
1.3 ソフトウェアの継承性
1.4 Z80との相違
1.5 応用分野
1.6 開発環境
1.7 ファミリー展開
2.CPUアーキテクチャ
2.1 レジスタ構成
2.2 フラグレジスタ
2.3 命令の構成
2.4 データの配置
2.5 アドレシングモード
2.6 メモリ空間とI/O空間
2.7 命令の分類
3.CPUタイミング
3.1 メモリリードサイクル・ライトサイクル
3.2 I/Oリードサイクル・ライトサイクル
3.3 オペコードフェッチサイクルと命令の実行
4.メモリマネジメントユニット
4.1 MMUの概念
4.2 MMUの動作
4.3 MMUの使用例
第Ⅱ編 周辺機能
5.タイマ
5.1 タイマの構造
5.2 リロードタイマの動作原理
5.3 タイマの使用例
6.非同期方式シリアルI/O
6.1 シリアルコミュニケーションインタフェースの分類
6.2 ASCIの構成と機能
6.3 ASCIのデータフォーマットおよび転送速度
6.4 ASCIのエラーチェック機能
6.5 モデム制御信号
6.6 ASCIの使用例
7.クロック同期方式シリアルI/O
7.1 CSI/Oの構成と機能
7.2 CSI/Oの動作原理
7.3 CSI/Oの使用例
8.WAITリフレッシュコントローラ
8.1 ウェイトの動作原理と使用法
8.2 リフレッシュコントローラの動作原理
8.3 リフレッシュタイミングとDRAMとのインタフェース
9.割込み
9.1 割込みとは
9.2 ベクタ方式
9.3 マスカブルな割込み
9.4 INT0モード0
9.5 INT0モード1
9.6 INT0モード2
9.7 ノンマスカブルな割込み
9.8 RET命令、RETI命令、RETN命令
10.特殊動作モード
10.1 リセット
10.2 ホルトモード
10.3 バスリリースモード
10.4 低消費電力モード
11.DMAコントローラ
11.1 DMACとは
11.2 DMACの構造
11.3 DMACの転送モード
11.4 チャネルの優先順位
11.5 DMACとブロック転送命令
11.6 DMACの使用例
第Ⅲ編 応用
12.メモリインタフェース
12.1 SRAMの接続
12.2 擬似SRAMの接続
12.3 DRAMの接続
12.4 EPROMの接続
12.5 WAIT信号発生回路
13.I/Oインタフェース
13.1 80系周辺LSIとの接続
13.2 Z80周辺LSIの接続
13.3 68系周辺LSIとの接続
13.4 FDCの接続
13.5 CRTCの接続
13.6 LCTCの接続
14.新規命令
14.1 新規命令の概要
14.2 入出力命令の使用例
14.3 論理演算命令(TSTIO命令)の使用例
14.4 MLT命令の使用例
15.180カードパソコン
15.1 カードパソコンについて
15.2 システム構成
15.3 I/Oメモリインタフェース
15.4 CP/M-Plus
15.5 BIOSの構成
15.6 MMUとCP/M-Plusのバンク
15.7 DMA転送とバンク
15.8 CP/M-Plus起動時のメモリマップの変化
15.9 64180内蔵I/OとBIOS
付録
1 命令一覧
2 内蔵I/Oレジスタ一覧
3 端子名一覧
4 R1版とZ版との違い
5 180カードパソコンのハードウェア仕様
参考文献
索引