Full-Chip Nanometer Routing Techniques
ส.ค. 2007 · Springer Science & Business Media
eBook
102
หน้า
reportคะแนนและรีวิวไม่ได้รับการตรวจสอบยืนยัน ดูข้อมูลเพิ่มเติม
เกี่ยวกับ eBook เล่มนี้
At 90 nm, wires account for nearly 75% of the total delay in a circuit. Even more insidious, however, is that among nearly 40% of these nets, more than 50% of their total net capacitance are attributed to the cross-coupling capacitance between neighboring signals. At this point a new design and optimization paradigm based on real wires is required. Nanometer routers must prevent and correct these effects on-the-fly in order to reach timing closure. From a manufacturability standpoint, nanometer routers must explicitly deal with the ever increasing design complexity, and be capable of adapting to the constraint requirements of timing, signal integrity, process antenna effect, and new interconnect architecture such as X-architecture.
In the nanometer era, we must look into new-generation routing technologies that combine high performance and capacity with the integration of congestion, timing, SI prevention, and DFM algorithms as the best means of getting to design closure quickly. In this book, we present a novel multilevel full-chip router, namely mSIGMA for SIGnal-integrity and MAnufacturability optimization. And these routing technologies will ensure faster time-to-market and time-to-profitability.
ให้คะแนน eBook นี้
แสดงความเห็นของคุณให้เรารับรู้
ข้อมูลในการอ่าน
สมาร์ทโฟนและแท็บเล็ต
ติดตั้งแอป Google Play Books สำหรับ Android และ iPad/iPhone แอปจะซิงค์โดยอัตโนมัติกับบัญชีของคุณ และช่วยให้คุณอ่านแบบออนไลน์หรือออฟไลน์ได้ทุกที่
แล็ปท็อปและคอมพิวเตอร์
คุณฟังหนังสือเสียงที่ซื้อจาก Google Play โดยใช้เว็บเบราว์เซอร์ในคอมพิวเตอร์ได้
eReader และอุปกรณ์อื่นๆ
หากต้องการอ่านบนอุปกรณ์ e-ink เช่น Kobo eReader คุณจะต้องดาวน์โหลดและโอนไฟล์ไปยังอุปกรณ์ของคุณ โปรดทำตามวิธีการอย่างละเอียดในศูนย์ช่วยเหลือเพื่อโอนไฟล์ไปยัง eReader ที่รองรับ
